

Title :

Titre :

ICV 714



Bilingual Documentation

Edition : 1 (Document creation - *Création du document*)

Written by	<u>D. PIMONT</u>	on	<u>02/10/97</u>	Visa	
Revised by	<u>B. THOUËNON</u>	on	<u>23/02/98</u>	Visa	
Approved by	<u>Ph. DUTIN</u>	on	<u>17/04/98</u>	Visa	

Warning : Unless otherwise stated, this revision overwrites the previous one which must be destroyed, along with any copies given to your collaborators.

Avertissement : En l'absence d'indication contraire, cette nouvelle édition annule et remplace l'édition précédente qui doit être détruite, ainsi que les copies faites à vos collaborateurs.

Edition <i>Edition</i>	Nature of the modifications (key words) <i>Nature des évolutions (mots clés)</i>	Written <i>Rédigé</i>	Revised/Approved <i>Revu/Approuvé</i>
2	Corrections de la documentation Rév. A	by <u>B. THOUËNON</u> on <u>04/98</u> Visa 	by <u>D. PIMONT</u> on <u>04/98</u> Visa 
3	Bilingual Documentation <i>Documentation bilingue</i> Rév. A	by <u>B. THOUËNON</u> on <u>20/20</u> Visa 	by <u>D. PIMONT</u> on <u>20/20</u> Visa 
4	Wiring & interconnection layout suppression <i>Suppression du plan de câblage et interconnexion</i> Rev. A	by <u>B. THOUËNON</u> on <u>21/14</u> Visa 	by <u>D. PIMONT</u> on <u>21/14</u> Visa 
5	Correction of chapter C.5 <i>Correction du chapitre C.5.</i> Rev. A	by <u>B. THOUËNON</u> on <u>21/31</u> Visa 	by <u>D. PIMONT</u> on <u>21/31</u> Visa 
6		by <u> </u> on <u> </u> Visa 	by <u> </u> on <u> </u> Visa 

DOCUMENT ARCHIVED
DOCUMENT ARCHIVE

No Yes on

Δ **ed. .. []** = Document input/output (*Entrée/sortie modification de la documentation*)

ed. .. [] = Board new function input/output (*Entrée/sortie nouvelle fonctionnalité du produit*)



NOTES :

ICV 714

CONTENTS *SOMMAIRE*

A. PRESENTATION.....	5
<i>PRESÉNTATION</i>	5
A.1. WIRING AND INTERCONNECTION.....	5
<i>CABLAGE ET INTERCONNEXION</i>	5
B. OPERATION.....	7
<i>FONCTIONNEMENT.....</i>	7
B.1. VME SPACE	7
<i>ESPACE VME.....</i>	7
B.2. REGISTERS DESCRIPTION.....	9
<i>DESCRIPTION DES REGISTRES.....</i>	9
B.2.1. CHANNELS READ / WRITE.....	9
<i>ÉCRITURE / LECTURE DES VOIES</i>	9
B.2.2. CONTROL SIGNALS.....	9
<i>LES SIGNAUX DE COMMANDES</i>	9
B.2.3. WATCHDOG	10
<i>LE CHIEN DE GARDE</i>	10
B.2.4. CONTROL REGISTER.....	11
<i>LE REGISTRE DE CONTRÔLE</i>	11
B.2.5. ID REGISTER.....	12
<i>LE REGISTRE D'IDENTIFICATION</i>	12
B.3. PROGRAMMING THE POWER-UP STATE	13
<i>PROGRAMMATION DE L'ETAT A LA MISE SOUS TENSION</i>	13
B.4. ANALOG OUTPUTS	14
<i>SORTIES ANALOGIQUES.....</i>	14

C. IMPLEMENTATION.....	17
<i>MISE EN OEUVRE.....</i>	17
C.1. INSTALLATION	17
<i>INSTALLATION.....</i>	17
C.2. VME BASE ADDRESS.....	17
<i>ADRESSE DE BASE VME</i>	17
C.3. SIGNALS USED ON THE VME.....	18
<i>SIGNAUX UTILISES SUR LE VME.....</i>	18
C.4. IDENTIFICATION	19
<i>IDENTIFICATION</i>	19
C.5. ANALOG OUTPUTS SELECTION.....	20
<i>SELECTION DES SORTIES ANALOGIQUES.....</i>	20
C.6. CONNECTION TO THE PROCESS	22
<i>CONNECTIQUE VERS PROCEDE.....</i>	22
C.7. FRONT PANEL DELS.....	24
<i>DELS DE FACE AVANT</i>	24
C.8. ALIMENTATION.....	24
<i>ALIMENTATION</i>	24
C.9. ADJUSTMENTS.....	24
<i>LES REGLAGES</i>	24
D. CONFIGURATION LAYOUT.....	25
<i>PLAN DE CONFIGURATION</i>	25
E. EQUIPMENT LAYOUT.....	27
<i>PLAN D'EQUIPEMENT</i>	27

A. PRESENTATION

PRESENTATION

#Δ éd. 4 [

The **ICV 714** board is a board meeting the **VME** double Europe standard, that provides 16 analog outputs.

The strong points of this board are :

- 16 analog 12-bit outputs insulated from the computer
- Simultaneous Voltage and Current outputs
- State known at power-up + programmable watchdog with foldback positions
- Current loops fed by the board (optional)

The **ICV 714** board is a technological development of the **ICV 712** board.

The SMT technology allows the integration of 16 channels on a single board with an increased accuracy and density.

A.1. WIRING AND INTERCONNECTION

CABLAGE ET INTERCONNEXION

Please consult this heading in our web site or in our CD Rom.

#Δ éd. 4]

*La carte **ICV 714** est une carte au standard **VME** double Europe qui permet la génération de 16 sorties analogiques.*

Les points forts de cette carte sont :

- *16 sorties analogiques 12 bits isolées du calculateur*
- *Sorties simultanées Tension et Courant*
- *Etat connu à la MST + chien de garde programmable avec position de replis*
- *Boucles de courant alimentées par la carte (option)*

*La carte **ICV 714** est une évolution technologique de la carte **ICV 712**.*

La technologie CMS autorise les 16 voies sur une même carte avec une précision et une densité accrue.

Veuillez consulter cette rubrique sur notre site Internet ou dans notre CD Rom.

B. OPERATION *FONCTIONNEMENT*

The **ICV 714** board features 16 analog 12-bit outputs insulated from the computer.

Each channel is voltage- and current-programmable. Microprocessor exchanges are done over **16-bit words only**.

The **ICV 714** board does not answer in 8-bit access mode in order to avoid encoding errors with 12-bit converters.

*La carte **ICV 714** possède 16 voies analogiques 12 bits isolées du calculateur.*

*Chaque voie est configurable en tension et en courant. Les transferts microprocesseurs s'effectuent en mots de **16 bits uniquement**.*

*La carte **ICV 714** ne répond pas lors d'accès 8 bits ceci pour éviter les erreurs de codage sur les convertisseurs 12 bits.*

B.1. VME SPACE *ESPACE VME*

The **ICV 714** board takes 256 bytes on the **VME**.

The chart on next page shows the space taken by the board on the **VME** bus.

Spaces may be :

= STANDARD : A24 / D16
AM : 39 and 3D

= I/O space : A16 / D16
AM : 29 and 2D

*La carte **ICV 714** occupe un espace de 256 octets sur le **VME**.*

*Le tableau de la page suivante décrit l'espace utilisé par la carte sur le bus **VME**.*

Les espaces peuvent être :

= STANDARD : A24 / D16
AM : 39 et 3D

= Espace I/O : A16 / D16
AM : 29 et 2D

MAPPING ICV 714

Additional functions

(compared to ICV 712)

Identification

Control Register WD

		D7	D0						
E0H		0	ID6	ID5	ID4	ID3	ID2	ID1	ID0
C0H		R0 BUSY	0	RW FDOG	RW AL	0		RW PDOG1	RW PDOG0
A0H	Watchdog trigger								
80H	CS/CLEAR								
40H	CS/STORE								
20H	CS/ARRAY								
+ 1EH	D11	Channel 15							D0
+ 1CH		Channel 14							
+ 1AH		Channel 13							
+ 18H		Channel 12							
+ 16H		Channel 11							
+ 14H		Channel 10							
+ 12H		Channel 09							
+ 10H		Channel 08							
+ EH		Channel 07							
+ CH		Channel 06							
+ AH		Channel 05							
+ 8H		Channel 04							
+ 6H		Channel 03							
+ 4H		Channel 02							
+ 2H		Channel 01							
0		Channel 00							



Read only
Other read/write registers

PDOG 1	PDOG 0
0	0
0	1
1	0
1	1

No watchdog
1ms
8ms
32ms

B.2. REGISTERS DESCRIPTION

DESCRIPTION DES REGISTRES

B.2.1. CHANNELS READ / WRITE

ECRITURE / LECTURE DES VOIES

(Dacs and memories)

Channel encoding is over 12 bits.

The 16 channels are mapped to the following addresses :

Base + 0(H) = C0

Base + 1E(H) = C15

(Dacs et mémoires)

Le codage des voies s'effectue sur 12 bits.

Les 16 voies sont cartographiées de :

Base + 0(H) = C0

Base + 1E(H) = C15



Bits D12 to D15 = non significant
Note : When writing the DACs, the corresponding memory is updated.

Les bits D12 à D15 = non significatifs
Remarque : Lors de l'écriture des DACs, la mémoire RAM correspondante est mise à jour.

B.2.2. CONTROL SIGNALS

LES SIGNAUX DE COMMANDES

#Δ éd. 2]

These commands perform dummy read/write accesses.

Commandes par lecture/écriture fictives.

(80H) CS/CLEAR :

Channel clear commands (0V) (cf. internal ref.)

(80H) CS/CLEAR :

Commande de mise à zéro des voies (0V) (cf. Réf. interne)

Only a CS/ARRAY allows to disable this clear.

Seul le CS/ARRAY permet de dévalider ce clear.

(40H) CS/STORE :

(40H) CS/STORE :

Storage command of RAM's preset values into the NOVRAM

Commande de stockage des valeurs pré-choisies de RAM vers NOVRAM

(20H) CS/ARRAY :

(20H) CS/ARRAY :

Retrieve commands of NOVRAM's pre-stored values into the RAM

Commande de rappel des valeurs pré-stockées de NOVRAM en RAM

This command is triggered automatically at power-up. Channels then switch from 0V into the NOVRAM's preset value.

Cette commande est automatique à la mise sous tension. Les voies passent alors de 0V à la valeur pré-établie dans NOVRAM.

A system reset clears the channels (0V). A CS/ARRAY is required to reset the channels to the preset values chosen.

Un reset du système remet les voies à 0V pendant le reset. Le relâchement du reset repositionne les voies aux valeurs pré-déterminées choisies.

During the execution of the ARRAY command, the board will not answer any access (bus error) during 15μs.

Pendant l'exécution de la commande « ARRAY », la carte ne répond pas aux accès (bus erreur) pendant 15μs.

#Δ éd. 2]

B.2.3. WATCHDOG

LE CHIEN DE GARDE

#Δ éd. 2 & 4[

The **ICV 714** board features a watchdog that may or not be triggered depending on the bits' values within the control register.

The watchdog is refreshed on :

- ⇒ channel updates
- ⇒ a periodic « dummy » read or write to the Base + **A0 (H)** address

When the watchdog « falls », outputs are set to the foldback values contained in the NOVRAM.

The « FDOG » bit of the control register is set to « 1 » (D5 in the base + C0H register).

The « DEFAUT » DEL comes on on the FRONT panel.

*La carte **ICV 714** possède un chien de garde qui peut-être ou non activé suivant la valeur des bits du registre de contrôle.*

Le rafraîchissement du chien de garde à lieu :

- ⇒ lors de la mise à jour des voies
- ⇒ par une écriture ou une lecture « fictive » périodique à l'adresse Base + **A0 (H)**

Lorsque le chien de garde « tombe », les sorties sont alors positionnées à la valeur des replis contenus dans NOVRAM.

Le bit « FDOG » du registre de contrôle passe à « 1 » (D5 du registre base + C0H).

Le led « DEFAUT » s'allume en face AVANT.

#Δ éd. 2 & 4]

B.2.4. CONTROL REGISTER

LE REGISTRE DE CONTROLE

#Δ éd. 4 [

The control register is read or write accessed at the address:

Le registre de contrôle est accessible en lecture / écriture à l'adresse :

Base + C0 (H)

BUSY	0	FDOG	AL	0		PDOG 1	PDOG 0
D7 R0	D6	D5 RW	D4 RW	D3	D2	D1 RW	D0 RW

#Δ éd. 4]

PDOG0 / PDOG1 : Watchdog programming

Programmation du chien de garde (lecture/écriture).

D1 PDOG1	D0 PDOG0	OPERATION
0	0	No watchdog (power up state)
0	1	1ms
1	0	8ms
1	1	32ms

When the watchdog « falls », the « FLAG DOG » (D5) bit is set to « 1 » and the analog outputs are set to the foldback value contained in the NOVRAM. This bit is set back to zero when writing the same D5 bit to « 1 » (non-stored state) or during a reset.

The control register holds two other data :

- ⇒ The « BUSY » (D7) bit ; when set to « 1 », it indicates that the board is not ready. This bit is set during a STORE.
- ⇒ The AL (D4) bit indicates a problem with one of the current loops, if they are activated on the « 8 » position of the channel programming switch.

When a loop fault occurs, the « DEFAULT » LED goes on. This state is stored by the D4 bit to « 1 ».

This bit will be reset to 0 when writing the same D4 bit to « 1 » (non-stored state) or during a reset.

Lorsque le chien de garde « tombe », le bit « FLAG DOG » (D5) du registre passe à « 1 » et les sorties analogiques sont positionnées sur la valeur de replis contenue dans la NOVRAM. Ce bit repasse à zéro lors de l'écriture de ce même bit D5 à « 1 » (état non mémorisé) ou lors d'un reset.

Le registre de contrôle possède 2 autres informations :

- ⇒ *Le bit « BUSY » (D7) qui, lorsqu'il est positionné à « 1 », indique que la carte n'est pas prête. Ce bit est positionné pendant le STORE.*
- ⇒ *Le bit AL (D4) indique un problème sur une des boucles de courants, si celles-ci sont activées sur la position « 8 » du switch de configuration des voies.*

Lorsqu'un défaut de boucle apparaît, le led « défaut » s'allume. L'état est mémorisé par le bit D4 à « 1 ».

Ce bit repasse à zéro lors de l'écriture à « 1 » de ce même bit D4 (état non mémorisé) ou lors d'un reset.

B.2.5. ID REGISTER

LE REGISTRE D'IDENTIFICATION

This register located at the Base + E0(H) address holds an user-defined code.

This code identifies the board within the system.

You enter this code by means of switches (see section C. IMPLEMENTATION).

Note: D7 is always read at « 0 ».

Other bits are read at « 1 » or at « 0 » depending on the switches' settings.

Ce registre situé à l'adresse Base + E0(H) permet de lire un code affecté par l'utilisateur.

Ceci permet de reconnaître la carte dans le système.

Le code est donné par des switchs (cf. Chapitre C. MISE EN OEUVRE).

Nota : *D7 est toujours lu à « 0 ».*

Les autres bits sont lus à « 1 » ou à « 0 » suivant la position des switchs.

B.3. PROGRAMMING THE POWER-UP STATE

PROGRAMMATION DE L'ETAT A LA MISE SOUS TENSION

#Δ éd. 2]

At power-up, all the **ICV 714** board's channels are automatically set to zero volt (0V). It is possible, on the converters' first refresh, to set the converters to values previously loaded into the non-volatile RAM (NOVRAM).

At power-up, these pre-loaded values are transferred to the RAM.

Channels' refresh then takes place according to a 0, 1, 2,, 15 sequence.

Thus, within 15µs max. after power-up (for channel 15), a preset value can be loaded without performing a read/write access from the **VME**.

The board is shipped with the power-up codes set at 000H.

These values can be modified using the procedure below :

- = Execute the **CS/CLEAR** command (dummy read/write) : the codes are set to 000H ;
- = Load the values for each channel into the RAM ;
- = Execute a **CS/STORE** (dummy read/write) ;

This command transfers the values chosen into the non-volatile RAM. The transfer takes around 20ms. Meanwhile, no other action should be performed (The BUSY bit can be monitored).

- = Send a **CS/ARRAY** (dummy read/write) ; this command switches the board into RAM-fetch mode once the contents of the non-volatile RAM have been transferred to the RAM.

You can now change the desired values.

- = On next power-up, the values stored into the non-volatile RAM will be transferred and the outputs will be reset to the preset values.
The preset values stored into the NOVRAM can be changed up to 100.000 times.

#Δ éd. 2]

*A la mise sous tension, l'ensemble des voies de la carte **ICV 714** sont à zéro volt (0V). Il est possible, dès le premier rafraîchissement des convertisseurs, de positionner ceux-ci à une valeur pré-chargée dans la RAM non volatile (NOVRAM).*

A la mise sous tension, les valeurs pré-chargées en RAM non volatile sont transférées dans la RAM.

Puis le rafraîchissement des voies commence dans l'ordre 0, 1, 2,, 15.

*Ainsi, au maximum 15µs après la mise sous tension (pour la voie 15 la plus pénalisée), une valeur pré-choisie peut être positionnée sans aucune lecture ou écriture depuis le **VME**.*

A la première mise sous tension, la carte est programmée d'usine avec les codes 000H.

La procédure suivante permet de modifier les valeurs :

- = Effectuer la commande **CS/CLEAR** (lecture ou écriture fictive), les codes se positionnent à 000H ;
- = Effectuer le chargement des valeurs pour chaque voie dans la RAM ;
- = Effectuer un **CS/STORE** (lecture ou écriture fictive) ;

Cette commande permet de transférer les valeurs choisies en RAM non volatile. Le transfert dure environ 20ms. Il est souhaitable de n'effectuer aucune action pendant ce temps (on peut surveiller le bit BUSY).

- = Effectuer un **CS/ARRAY** (lecture ou écriture fictive) commande qui permet de remettre la carte en scrutation de la RAM après un transfert de la RAM non volatile vers la RAM.

On peut, dès cet instant, changer les valeurs que l'on désire.

- = Lors d'une nouvelle mise sous tension, les valeurs stockées dans la RAM non volatile sont transférées, les sorties retrouvent les valeurs pré-choisies.
On peut changer les valeurs pré-choisies dans la NOVRAM 100.000 fois au maximum.

B.4. ANALOG OUTPUTS

SORTIES ANALOGIQUES

The **ICV 714** board features 16 simultaneous « voltage » and « current » analog outputs. It uses, for each channel, a 12-bit DAC such as a 4-quadrant multiplier.

The block diagram below shows the construction of each channel.

For further information, please refer to the DAC 7545 user manual available with many vendors.

Caution

When using current loops, the corresponding output must be a single-pole $0 \Rightarrow 10V$ output.

La carte **ICV 714** possède 16 sorties analogiques simultanément en « tension » et en « courant ». Elle utilise pour chaque voie, un DAC 12 bits de type multiplexeur 4 cadrans.

Le synoptique qui suit illustre la structure de chaque voie.

Pour plus de détails, le lecteur se reportera à la documentation du DAC 7545 qui existe chez de nombreux constructeurs.

Remarque importante

Lorsque l'on utilise les boucles de courant, la sortie correspondante en tension doit être unipolaire $0 \Rightarrow 10V$.

CODING

- TWO-POLE (Internal positive Vref.)
BIPOLAIRE (Vréf. Interne positive)


HEXA Code			ANALOG VALUE
F	F	F	+ Vref. (2047 / 2048)
8	0	0	0V
0	0	0	- Vref. (2048 / 2048)

- SINGLE-POLE (Internal negative Vref.)
UNIPOLAIRE (Vréf. Interne négative)

HEXA Code			ANALOG VALUE
F	F	F	+ Vref. (4095 / 4096)
8	0	0	+ 1/2 VRef.
0	0	0	0V

ICV 714

BLOCK DIAGRAM OF AN ANALOG CHANNEL



C. IMPLEMENTATION

MISE EN OEUVRE

#Δ éd. 4 [

C.1. INSTALLATION

INSTALLATION

The user will beforehand read the following document :

Avant toute chose, l'opérateur prendra connaissance du document :

**GENERAL INSTRUCTIONS FOR
IMPLEMENTING ADAS PRODUCTS**
*INSTRUCTIONS GENERALES DE
MISE EN OEUVRE DES PRODUITS ADAS*

The frame must be turned off before plugging in the product.


L'insertion s'effectuera dans un châssis hors tension.

C.2. VME BASE ADDRESS

ADRESSE DE BASE VME

The base address is set by means of micro-switches.

L'adresse de base est déterminée sur des micro-switchs.



The « ON » position corresponds to a logic « 0 ».

La position « ON » correspond à un « 0 » logique.

The base address used in the example is : **7 9 5 F 0 0 H** (in standard space).

L'adresse de base de l'exemple est : 7 9 5 F 0 0 H en standard.

Role of the switch n°8 of SW1 :

Le switch 8 de SW1 détermine l'espace :

When set to OFF = standard space
When set to ON = Short I/O space

*« 8 » de SW1 = OFF Espace standard
« 8 » de SW1 = ON Espace short I/O*

Accesses are on 16 bits only.

Les accès seront en 16 bits uniquement.

#Δ éd. 4]

C.3. SIGNALS USED ON THE VME

SIGNAUX UTILISÉS SUR LE VME

VME INTERFACE USED BY THE ICV 714 BOARD

P1 Pin arrangement	COLUMN A Mnémonic Signal	COLUMN B Mnémonic Signal	COLUMN C Mnémonic Signal
1	D00	N.U.	D08
2	D01	N.U.	D09
3	D02	N.U.	D10
4	D03	BG0IN/]*	D11
5	D04	BG0OUT/]*	D12
6	D05	BG1IN/]*	D13
7	D06	BG1OUT/]*	D14
8	D07	BG2IN/]*	D15
9	GND	BG2OUT/]*	GND
10	SYSCLK	BG3IN/]*	N.U.
11	GND	BG3OUT/]*	N.U.
12	DS1/	N.U.	SYSRESET/
13	DS0/	N.U.	LWORD/
14	WRITE/	N.U.	AM5
15	GND	N.U.	A23
16	DTACK/	AM0	A22
17	GND	AM1	A21
18	AS/	AM2	A20
19	GND	AM3	A19
20	IACK/	GND	A18
21	IACKIN/]*	N.U.	A17
22	IACKOUT/]*	N.U.	A16
23	AM4	GND	A15
24	A07	N.U.	A14
25	A06	N.U.	A13
26	A05	N.U.	A12
27	A04	N.U.	A11
28	A03	N.U.	A10
29	A02	N.U.	A09
30	A01	N.U.	A08
31	N.U.	N.U.	N.U.
32	+ 5V	+ 5V	+ 5V

N.U. : Not used

* : Connected on a board

The « P2 » bus is not used.


C.4. IDENTIFICATION

IDENTIFICATION

The board features a 7-bit identifier, that can be read at the address :
La carte possède un identificateur sur 7 bits lisible à l'adresse :

BASE + E0(H)

This byte is user-defined.
L'octet est déterminé par l'utilisateur.



#Δ éd. 2 [

#Δ éd. 2]

ON = logic « 0 »


C.5. ANALOG OUTPUTS SELECTION

SELECTION DES SORTIES ANALOGIQUES

#Δ éd. 4 & 5]

Each of the 16 channels features a 8-position micro-switch + one 2-position strap.
Chacune des 16 voies possède un micro-switch à 8 positions + 1 strap à 2 positions.

NOTA : Switchs must be handled when power is OFF
Les switchs doivent être manipulés HORS TENSION
S A X X



Internal Vref. : AB = 10V
 BC = 5V

- [1] = ON = Two-pole voltage output
 - [2] = ON = One-pole voltage output
 - [3] = ON = External IN Vref. (multiplier)
 - [4] = ON = IN (+) Internal Vref.
 - [5] = ON = IN (-) Internal Vref.
 - [6] Select the current loop
 - [7]
 - [8] = ON = Fault detection of the active current loop
- | 6 | 7 | Iout |
|-----|-----|----------|
| ON | OFF | 0 / 20mA |
| OFF | ON | 4 / 20mA |
- OPTION (Vref negative
One-pole voltage)

Note :

- For 1 and 2 : Choose either of them
- For 3, 4 and 5 : Choose one out of 3
- For 6 and 7 : According to the chart with one-pole voltage output
 $0 \Rightarrow 10V$


Remarque :

- Pour 1 et 2 : Choisir l'un ou l'autre
- Pour 3, 4 et 5 : Choisir l'un parmi 3
- Pour 6 et 7 : Suivant tableau avec sortie tension en unipolaire
 $0 \Rightarrow 10V$

#Δ éd. 4 & 5]


Examples :

- a)** One-pole 0 => + 10V output, 4-20mA current loop, and fault detection
Sortie unipolaire 0 => + 10V avec boucle de courant 4-20mA et détection de défaut.



$$V_{ref} = 10V$$


- b)** Two-pole $\pm 5V$ output
Sortie bipolaire $\pm 5V$



$$V_{ref} = 5V$$

(For the two-pole $\pm 10V$ output, set the strap to AB)
(Pour sortie bipolaire $\pm 10V$ mettre strap en AB)

- c)** 4-quadrant multiplier
Multiplieur 4 cadrans



Libre

Signal output on external Vref. : $V_{out} = - \alpha V_{ref}$.

Entrée du signal sur Vréf. externe : $V_{out} = - \alpha V_{réf.}$

C.6. CONNECTION TO THE PROCESS

CONNECTIQUE VERS PROCÉDÉ

The **ICV 714** board features two FRONT panel **DD50S** connectors.

The pin arrangement is as follows.

Eg. : Female connector « D » 50 pts
ODU - Ref. 621-061-035-050000
 or **CONNEX** - Ref. CDF 50S


*La carte **ICV 714** possède deux connecteurs en face AVANT : **DD50S***

Le brochage est donné ci-après.

*Ex. : Connecteur femelle type « D » 50 pts
ODU - Réf. 621-061-035-050000
 ou **CONNEX** - Réf. CDF 50S*

J1

DD 50S




PIN	SIGNAL
1	
2	GND
3	
4	GND
5	
6	GND
7	
8	GND
9	
10	GND
11	
12	GND
13	
14	GND
15	
16	GND
17	

PIN	SIGNAL
18	I0
19	V0
20	I1
21	V1
22	I2
23	V2
24	I3
25	V3
26	I4
27	V4
28	I5
29	V5
30	I6
31	V6
32	I7
33	V7

PIN	SIGNAL
34	Vref. 0
35	GND
36	Vref. 1
37	GND
38	Vref. 2
39	GND
40	Vref. 3
41	GND
42	Vref. 4
43	GND
44	Vref. 5
45	GND
46	Vref. 6
47	GND
48	Vref. 7
49	GND
50	

J2

DD 50S



PIN	SIGNAL
1	
2	GND
3	
4	GND
5	
6	GND
7	
8	GND
9	
10	GND
11	
12	GND
13	
14	GND
15	
16	GND
17	

PIN	SIGNAL
18	I8
19	V8
20	I9
21	V9
22	I10
23	V10
24	I11
25	V11
26	I12
27	V12
28	I13
29	V13
30	I14
31	V14
32	I15
33	V15

PIN	SIGNAL
34	Vref. 8
35	GND
36	Vref. 9
37	GND
38	Vref. 10
39	GND
40	Vref. 11
41	GND
42	Vref. 12
43	GND
44	Vref. 13
45	GND
46	Vref. 14
47	GND
48	Vref. 15
49	GND
50	

Note:

The board's pin arrangement is compatible with the **ICV 712** board; thus only one connector needs to be changed (change the HE10/50 to the DD50P with a 50-pt flat cable).

Remarque :

Le brochage de la carte est compatible avec la carte **ICV 712** ainsi, seul un changement de connecteur est nécessaire (passage du HE10/50 au DD50P sur une nappe 50 pts).

C.7. FRONT PANEL DELS

DELS DE FACE AVANT

#Δ éd. 4 [

The **ICV 714** board features 2 DELs on the FRONT panel :

- ⇒ one green DEL indicating access via the VME
- ⇒ one red DEL indicating a fault; it comes on when :
 - the watchdog falls
 - one of the active current loops is faulty.

Δ# ed. 4]

*La carte **ICV 714** possède 2 dels en face AVANT :*

- ⇒ *une del verte d'accès par le VME*

- ⇒ *une del rouge de défaut qui s'allume lorsque :*
 - *le chien de garde tombe*
 - *il existe un défaut sur l'une des boucles de courants validées.*

C.8. ALIMENTATION

ALIMENTATION

The board only requires + 5V (3A). A time-delay 2A fuse protects the board's DC/DC converter.

La carte ne nécessite que du + 5V (3A). Un fusible de 2A temporisé assure la protection du DC/DC de la carte.

C.9. ADJUSTMENTS

LES REGLAGES

They are outstandingly simple.

There is only one potentiometer per channel, to adjust it for the configuration chosen.

When changing the configuration, you may need to adjust that potentiometer if an accuracy $\geq 1/1000$ is absolutely necessary.

The boards are shipped tested and controlled, with the one-pole 0 \Rightarrow 10V FS configuration and a CURRENT output of 4-20mA.

Ils sont réduits à leur extrême simplicité.




Un seul potentiomètre par voie permet le réglage pour chaque configuration.

Lors du changement de configuration, il est peut-être nécessaire de retoucher le réglage de la voie nouvellement configurée si une précision $\geq 1/1000$ est absolument nécessaire.

Les cartes sont livrées testées et contrôlées. La configuration est unipolaire 0 \Rightarrow 10V PE et sortie COURANT 4-20mA.

D. CONFIGURATION LAYOUT


PLAN DE CONFIGURATION




INDICE DE REVISION: A_0	Ech: 1	ZAC - 9, rue Georges Besse 78330 FONTENAY LE FLEURY - FRANCE Tel:(33) 1 30 58 90 09 - Fax:(33) 1 30 58 21 33 e-mail: infoadas@adas.fr - http://www.adas.fr	
REAL/REV: _____	LE: _____	VISA: _____	
APPROUVE: _____	LE: _____	VISA: _____	
CREATION DU DOCUMENT: A_0	PRODUIT: ADAS	FAMILLE: VME	PLAN: 1/1
REAL/REV: MAO	LE: 27/02/1998	PLAN DE CONFIGURATION	
		NUMERO :	ICV 714

E. EQUIPMENT LAYOUT

PLAN D'EQUIPEMENT



INDICE DE REVISION: A_0	Ech: 1	ZAC - 9, rue Georges Besse 78330 FONTENAY LE FLEURY - FRANCE
REAL/REV: _____	LE: _____	VISA: _____
APPROUVE: _____	LE: _____	VISA: _____
CREATION DU DOCUMENT: A_0	PRODUIT: ADAS	FAMILLE: VME
REAL/REV: MAO	LE: 27/02/1998	PLAN: 1/2
	PLAN D'EQUIPEMENT	NUMERO :
	COTE SUPERIEUR CARTE	ICV 714



INDICE DE REVISION: A.0			Ech: 1	ZAC - 9, rue Georges Besse 78330 FONTENAY LE FLEURY - FRANCE Tel:(33) 1 30 58 90 09 - Fax:(33) 1 30 58 21 33 e-mail: infoadas@adas.fr - http://www.adas.fr	
REAL/REV:	LE:	VISA:			
APPROUVE:	LE:	VISA:	PRODUIT: ADAS		FAMILLE: VME
CREATION DU DOCUMENT: A.0			PLAN D'EQUIPEMENT		PLAN: 2/2
REAL/REV: MAO	LE: 27/02/1998		COTE INFERIEURE CARTE		NUMERO : ICV 714